Etudiant : EL-YAAKOUBY ANASS

Filière : Master Microélectronique, Signaux et Systèmes (2ME2S)

Encadrant : Pr. EL ALAMI RACHID (P)

Annèe : 2024

Résumé : Les évolutions des technologies SoCs (System on Chips) et SiPs (System in Packages) nécessitent l'intégration d'un grand nombre de bus et de rails métalliques pour les interconnexions. L'émetteur-récepteur SerDes sur puce constitue une solution prometteuse permettant de réduire le nombre d'interconnexions, offrant ainsi des avantages remarquables en termes de consommation électrique, d'encombrement des zones et de diaphonie. Ce projet présente la conception d’un Sérialiseur Désérialiseur pour les opérations fonctionnelles de base de la sérialisation et de la désérialisation, utilisées dans les émetteursrécepteurs SerDes sur puce. Cette architecture utilise une technique de conception qui échantillonne les entrées sur les deux bords de l'horloge. La technologie utilisée est la technologie CMOS 180 nm. Dans notre travail, nous avons utilisé le logiciel Cadence Virtuoso pour simuler notre circuit avec une tension d'alimentation de 1.8V. Enfin, grâce au logiciel Cadence, nous avons réalisé le layout, permettant de dessiner un circuit intégré en tenant compte uniquement de sa structure physique. Mots clés : Circuits Numériques CMOS, Sérialiseur, Désérialiseur, Technologie CMOS.